PATENT ABSTRACTS OF JAPAN

(11)Publication number :

2001-197731

(43)Dat of publication of application: 19.07.2001

(51)Int.Cl.

HO2M 3/155

(21)Application number: 2000-000424

(71)Applicant : INTERNATL BUSINESS MACH CORP (IBM)

(22)Date of filing:

05.01.2000


(72)Inventor: ODAOHARA SHIGEFUMI

(54) ELECTRIC POWER SUPPLY AND COMPUTER

(57)Abstract:

PROBLEM TO BE SOLVED: To obtain an electronic power supply, highly efficient and highly accurate from with a light load to a heavy load at a low cost, and also obtain a computer of small power accountation.

SOLUTION: A DC/DC converter 66 is equipped with a series power supply circuit 100, and a switching power supply circuit 102 which is less efficient than the series power circuit 100 when the load is light and more efficient than the series power circuit 100 when the load is heavy, a standby signal 5 generating a high level at light loading a low level at heavy loading is inputted through an inverter 120 to an enable terminal (-EN) of negative logic of the series power circuit 100, and input directly to an enable terminal (-EN) of negative logic of a PWN controller 108 in the switching power supply circuit 102.



LEGAL STATUS

[Date of request for examination]

18.10.2000

[Date of sending the examiner's decision of rejection]

25.12.2001

[Kind of final disposal of application other than the

examiner's decision of rejection or application converted

registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of

rejection]

[Date of requesting appeal against examiner's decision of

rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-197731

(P2001-197731A) (43)公開日 平成13年7月19日(2001.7.19)

(51) Int.Cl. ' H 0 2 M 3/155 識別記号

F I H O 2 M 3/155 デーマコート*(参考) V 5H730

審査請求 有 請求項の数10 OL (全 13 頁)

(21)出版番号 特顧2000-424(P2000-424)

(22)出顧日

平成12年1月5日(2000.1.5)

(71)出額人 390009531

インターナショナル・ビジネス・マシーン

ズ・コーポレーション

INTERNATIONAL BUSIN ESS MASCHINES CORPO

RATION

アメリカ合衆国10504、ニューヨーク州

アーモンク (番地なし)

(72)発明者 総田大原 重文

神奈川県大和市下鶴間1623番地14 日本ア イ・ピー・エム株式会社 大和事業所内

(74)代理人 100086243

弁理士 坂口 博 (外5名)


最終頁に続く

(54) 【発明の名称】 電源装置及びコンピュータ

(57) 【要約】

【課題】 軽負荷時から重負荷時に至るまで高効率で、 かつ高精度な電源装置を低コストに得ると共に、消費電 カの少ないコンピュータを得る。

【解決手段】 直列型電線回路100と、軽免荷等に面列型電線回路100より効率が悪く、重負荷等に直列型電線回路100より効率がよいスイッチング型電線回路102とを個よ、軽負荷等にハイ・レベルとなり、重負時にロー・レベルとなるスタンパイ信号とを、直列型電線回路100の負輪型のイネーブル端子(一EN)にはインバータ120を介して入力し、スイッテング型電線回路102におけるPWMコントローラ108の頻路20イネーブル端子(一EN)には直接入力する。



【特許請求の範囲】

【請求項1】 入力電圧を予め定めた所定電圧へ変換す るときの電力変換効率特性が異なる複数の電源回路と、 電力の消費状態を制御するための制御信号を入力する入 カ手段と,

1

前記制御信号の状態に基づいて前記複数の電源回路のう ちの1つの電源回路に切り換える切換手段と、

を有する電源装置。

【請求項2】 前記切換手段は、前記複数の電源回路の 各々に対応し、かつ前記制御信号の状態に基づいて対応 10 する電源回路を作動させる作動手段を含む請求項1記載 の電源装置。

【請求項3】 前記複数の電源回路は、軽負荷用電源回 路及び重負荷用電源回路を含むと共に、

前記切換手段は、消費電力を抑制するときの前記制御信 号が入力された場合に前記軽負荷用電源回路に切り換 え、前記抑制するときの制御信号が非入力の場合に前記 重負荷用電源回路に切り換える請求項1又は請求項2記 載の電源装置。

力を所定時間だけ保持するための保持手段を更に備えた 請求項1乃至請求項3の何れか1項記載の電源装置。

【請求項5】 入力電圧を予め定めた所定電圧へ変換す るときの電力変換効率特性が異なる複数の電源回路と、 電力消費量を検出する検出手段と、

前記電力消費量に基づいて前記複数の電源回路のうちの 1つの電源回路に切り換える切換手段と、 を有する電源装置。

【請求項6】 前記検出手段は、前記複数の電源回路に 請求項5記載の電源装置。

【請求項7】 前記切換手段は、前記複数の電源回路の 各々に対応し、かつ前記電力消費量に基づいて対応する 電源回路を作動させる作動手段を含む請求項5 又は請求 項6記載の電源装置。

【請求項8】 前記複数の電源回路は、軽負荷用電源回 路及び重負荷用電源回路を含むと共に、

前記切換手段は、前記電力消費量が所定量より少ない場 合に前記軽負荷用電源回路に切り換え、前記電力消費量 切り換える請求項5乃至請求項7の何れか1項記載の電 瓶装骨.

【請求項9】 前記切換手段による切り換え時に電源出 力を所定時間だけ保持するための保持手段を更に備えた 請求項5乃至請求項8の何れか1項記載の電源装置。

【請求項10】 請求項1乃至請求項9の何れか1項記 載の電源装置と、前記電源装置による電力により動作す るコンピュータ負荷と、を有するコンピュータ。 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は電源装置及びコンピ ュータに係り、特に、軽負荷時から重負荷時に至るまで 効率のよい電源装置及び該電源装置を備えたコンピュー 夕に関する。

[0002]

【従来の技術】パーソナル・コンピュータ (PC) に は、印加された直流電圧を当該 P C の各部(負荷)に供 給する2.5 V、3.3 V等の各種レベルの直流電圧に 変換するDC (直流) / DCコンパータが一般に設けら れており、該DC/DCコンパータとして適用し得る電 源回路としては、スイッチング型電源回路及び直列型電 源回路がある。

【0003】図8(A)には、IC(集積回路)チップ として市販されているスイッチング型電源回路におい て、入力電圧が3、3Vで出力電圧が2、5Vである場 合の電力変換効率特性の実測結果例が示されている。同 図に示すように、スイッチング型電源回路では、出力電 流(負荷電流)が小さなとき、すなわち軽負荷時には電 力変換効率が低く、出力電流が大きくなるに従って、す 【請求項4】 前記切換手段による切り換え時に電源出 20 なわち負荷が重くなるに従って重力変換効率が高くなる という特性がある。図8 (A) に示す例では、出力電流 20mA以下程度の負荷のときの電力変換効率が非常に 低く、20mAを越える負荷のときには75%から83 %程度の高効率となっている。

市販されている直列型電源回路において、入力電圧が 3. 3 Vで出力電圧が2. 5 Vである場合の電力変換効 率特性の実測結果例が示されている。同図に示すよう に、直列型電源回路では、軽負荷時でも重負荷時でも電 入力される電力量に基づいて前記電力消費量を検出する 30 力変換効率があまり変わらない。なお、直列型電源回路 では、入力電圧が3、3Vで、出力電圧が2、5Vであ る場合の理想的な電力変換効率は約76% (=2.5/ 3. 3×100) であるが、実際には回路ロス等の影響 によって、図8 (B) に示す例では65%から72%ま での間程度となっている。

【0004】一方、図8 (B) には、ICチップとして

【0005】このように、スイッチング型電源回路では 軽負荷時の電力変換効率が悪い、という問題があり、直 列型電源回路ではスイッチング型電源回路に比較して重 負荷時の電力変換効率が悪い、という問題があった。

が前記所定量以上である場合に前記重負荷用電源回路に 40 【0006】特に、ノートブック型PC、サブノートブ ック型PC、パームトップ型PC、PDA (personal d ata assistants;個人向け携帯型情報通信機器)等の携 帯型PCでは、消費電力の低減のためにサスペンド状態 (軽負荷の状態)となったり、通常のコンピューティン グ時には重負荷となったりするので、軽負荷から重負荷 に至るまでの広範囲に亘って電力変換効率のよい電源装 置が要認されている。

> 【0007】このような問題を解消し得る技術として、 特開平11-8933号公報及び特開平8-14980 50 4号公報の各公報に記載の技術があった。

3

[0008] 特開平11-8933号公報記載の技術 は、軽負荷対応の第1の変定化電源回路(値列型電源回路)と、第2の変定化電源回路(スイッチン型電源回路)とを備え、負荷電流の大きさに応じて上記第2の安定化電源回路を動作状態又は非動作状態とするものであり、これによって負荷の変勢に適応することができるものである。

【0009】一方、特別平8-149804別公開記載の技術は、スイッチング整電源回路において、小電流用の第1のスイッチング素子及び大電流用の第2のスイッチング素子を個え、負荷電流低に応じて第1度び第2のスイッチング素子を切り替えて動作させるものであり、これによってスイッチング素子を駆動する電力を低減することができ、負荷電流の変動に対する電力変換効率を向上させることができるものである。

[0010]

[発明が解決しようとする眼題]しかしたがら、上記時 開平11-8933号公線に記載の技術では、重負荷時 に直列型電源回路とスイッチング型電源回路とを双方と も動作させることによって出力電圧を得ているので、直 列型電源回路及びスイッチング型電源回路の双方に対し 吐力電程の高特度化が要えれ、この結果として精度 の高い部品の使用や部品点数の増加を余儀なくされてしまい、コストが増加してしまう、という問題点があった。

【0011】例えば、出力電圧の平均値をVmとし、かつ負荷の電子部品(IC、LSI等)の要求する精度 がVm±5%であるとすると、出力電圧の最大値Vmおにするであるとすると、出力電圧の最大値Vmサ5%、最小値VmはVmサ5%、最小値VmはVmサ5%、最小値VmはVmサ5%までとなるように制御したカロイトの大力を増加の路及びスイッチング型電源回路によって構成される複合型電源回路的出力電圧V30をVmサ5%からVmサ1%までとなるように制御すると仮定した場合、直列電電源回路は出力精度±2%、スイッチング型電源回路は出力精度±3%が必要となる。この精度を実現するためには、±5%の出力精度を実現するための設計に比較して高精度な部品の使用や部品点数の増加が余儀なくされる。

【0012】また、上記特開平11-8933号公報に 記載の技術では、負荷電流を検出するために電源回路の 出力側に抵抗を設けているので、抵抗に流れる電流によ って発生する電圧降下のために、出力電圧精度が悪くな る問題点があった。

【0013】一方、上記特開平8-149804号公報 に記載の技術でも、負荷電池を検出するために電源回路 の出力側に抵抗を設けているので、抵抗に流れる電流に よって発生する電圧降下のために、出力電圧精度が悪く なる問題点があった。

【0014】本発明は上配問題点を解消するために成さ

れたものであり、軽負荷時から重負荷時に至るまで高効 率で、かつ高精度な電源装置を低コストに得ると共に、 消費電力の少ないコンピュータを得ることが目的であ る。

[0015]

【課題を解決するための手段】 本発明に係る第1 の電販 装置は、入力電圧を予め定めた所定電圧へ要換するとき 吸能力変換率特性が異なる複数の電販回路と、電力の 消費状態を制御するための制御信号を入力する入力手段 とを爛えている。ここで、上配電力変換効率特性は、当 該電弧接置によって電力が供給される負荷によい電流 (負荷電流)の大きさに対する電力変換効率の推移を示 すものである。また、上配制削信号には、本第1の電版 変置による電流によって動作さるものがコンピュータ負 荷である場合には、当該コンピュータがサスペンド状態 参加なまれた。

【0016】また、本是別に係る第10個歌波量では、 切換手段により、入力手段によって入力された制御信号 の状態に基づいて複数の電源回路のうちの1つの電源回 路に切り触えられる。これによって、制御信号の状態に 応動して電力変換効率の高い電源回路のみが作動して電 郷出力が得られる。

【0017】このように、本発明に係る第1の電源装置によれば、入力電圧を予め定めた所定理圧・変換するとの電力変換効率特性が異なる複数の電源回路を含えると共に、鉄複数の電源回路のうちの、制御円号の状態に応じた電力変換効率の高い1つの電源回路から電源出力が得られるようにしているので、軽負荷状態から重負荷、状態に至るまで高効率とすることができると共に、複数の電源回路が同時に作動することがないので、各電源回路の出力精度を電源装置金件としての出力精度と略同一とすることができ、この結果として低コストに高精度とすることができ、この結果として低コストに高精度とすることができる。

【0018】なお、第1の電源装置の切換手段は、上記 複数の電源回路の各々に対応し、かつ上記制御信号の状 態に基づいて対応する電源回路を作動させる作動手段を 含むものとして構成することができる。この構成によっ て、切換手段の構成を単純化することができる。

【0019】ところで、電源回路として広く用いられているものに、図8を参照して説明した直列型電源回路がある。上述したように、一般に、直列型電源回路がある。上述したように、一般に、直列型電源回路は軽負荷時から重負荷時に直列型電源回路は、10年の大学が開発しまって電力変換効率が悪く、重負荷時には直列型電源回路より電力変換効率があい、という特性がある。

【0020】そこで、第1の電源装置における複数の電 源回路に、直列型電源回路等の軽負荷用電源回路、及び スイッチング型電源回路等の重負荷用電源回路を含め、 .

上記切換手段によって、消費電力を抑制するときの制御信号が入力された場合に軽有信用電源回路に切り換え、 に配抑制するときの制御信号が非入力の場合に重負荷用 電源回路に切り換えることが好ましい。これによって、 消費電力を抑制するときの制御信号が入力された場合、 すなわち負荷が比較的軽い場合には軽負荷用電源回路の に電源出力が移られ、上記が削するときの制御信号が非 入力の場合、すなわち負荷が比較的重い場合には重負荷 用電源回路から電源出力が得られるようにすることができ、この結果として軽負荷時から重負荷時に至るまで高 効率とすることができる。

[0021] なお、第10電源装置では、物熱手段によ 電電調画路の切り換え時に電源出力が一時的に停止して 止まう場合がある。この場合の電源出力の停止を一般に 瞬断と呼ぶが、該瞬新は当該電源装置による電力によっ て動作する装置の動作不良や放降等につながるため、好 ましくかい場合が多い。

[0022] そこで、第1の電源装置に切換手段による 切り換え時に電源出力を所定時間だけ保持するための保 特手段を更に備えることが好ましい。これによって、瞬 断の発生を防止することができる。

[0023]一方、本発明に係る第2の電源装置は、入 力電圧を子め定めた所定電圧へ変換するときの電力変換 効率特性が異なる複数の電源回路と、電力消費量を検出 する検出手段とを備えている。ここで、上部電力変換効 率特性は、上記第1の電源装置の場合と同様に、当該電 源装置によって電力が供給される負荷に耐止る電流(負 荷電流)の大きさに対する電力変換効率の推移を示すも のできる

[0024]また、未発明に係る第2の電源延慢では、 切換手段により、検出手段によって検出された電力消費 量に基づいて複数の電源回路のうちの1つの電源回路に 切り換えられる。これによって、負荷電源の大きさに比 例した電力消費量の大きさに応動して電力変換効率の高 い電源回路のみが作動して電源出力が得られる。

【0025】このように、本発明に係る第2の電源装版によれば、入力電圧を予め定めた所定電圧・姿勢するときの電力変換効率特性が異なる複数の電板回路を備えると共に、放複数の電板回路のうちの、電力研奏量になった電力変換が中の高い1つの電板回路がの形成出力が得られるようにしているので、軽負荷状態から重負荷状態に至るまで高効率とすることができると共に、複数の電知同時に作動することがないので、各種風回路の出力精度を電源装置全体としての出力精度と略同一とすることができ、この結果として低コストに高精度とすることができる。

【0026】ところで、上述したように、特開平11-8933号公報及び特開平8-149804号公報の名 公報に記載の技術では、負荷電流を検出するために電源 回路の出力側に抵抗を設けているので、抵抗に流れる電 流によって発生する電圧降下のために、出力電圧精度が 悪くなる問題点があった。

【0027】そこで、本発明に係る第2の電源装置の検 出手段は、上記模数の電源回線に入力される電力量に基 づいて電力消費量を検出することが好ましい。これによ って、電源装置の出力精度を向上することができる。 【0028】また、第2の電源装置の切換手段は、上記 複数の電源回路の各々に対応し、かつ上記電力消費量に

[0028]また、第2の電源装置の切換手段は、上記 複数の電源回路の各本に対応し、かつ上記電が消費量に 基づいて対応する電源回路を作動させる作動手段を含む ものとして構成することができる。この構成によって、 切換手段の構成を単純化することができる。

[0029]一方、上述したように、電源回路としては 直内型電源回路とスイッチング型電源回路があり、一般 に、直列型電源回路は軽負荷時から重負荷時に置って電 力変換効率の変動が少なく、スイッチング型電源回路は 軽負荷時には直列型電源回路より電力変換効率が悪く、 重負荷時には直列型電源回路より電力変換効率が悪く、 に対している時間がある。

【0030】そこで、第2の電源装置における複数の電源回路に、直列型電源回路等の軽負荷用電源回路、及び 双一次ナング型電源回路等の軽負荷用電源回路、及び 上記切換手段によって、電力消費量が所定産より少ない 場合に軽負荷用電源回路に切り換え、上記電力消費量が 大ることが対ましい。これによって、電力消費量が所定 量より少ない場合、すなわち負荷が出限の際に切り を負荷用電源回路から電源出力が得られ、電力消費量が 上記所定量以上である場合、すなわち負荷が比較的極い場合とは 上記所定量以上である場合、すなわち負荷が比較的重い 場合には重負荷用電源回路から電源出力が得られるよう にすることができる。の耐限として軽負荷時から重負荷 時に至るまであたができた。とができる。

[0031] ここで、上記所定量として、軽食有用電源 回路の電力変換効率特性を示す曲線が重負荷用電源回路 の電力変換効率特性を示す曲線と交差する位置に対応す る電力消費量を予め設定することが好ましい。これによって、常に最良の電力変換効率を得ることができる。 [0032] なお、第2の電源装置では、切換手段によ る電源回路の切り換え時に電流出力が瞬折してしまう場

【0032】なお、第2の電源装置では、切換手段による電源回路の切り換え時に電源用が解断してしまう場合があるが、上述したように、関新は当該電源装置による電力によって動作する装置の動作不良や故障等につながるため、好ましくない場合が多い。

【0033】そこで、第2の電源装置に切換手段による 切り換え時に電源出力を所定時間だけ保持するための保 持手段を更に備えることが好ましい。これによって、瞬 断の発生を防止することができる。

【0034】更に、本発明に係るコンピュータには、本 発明に係る電源装置と、該電源装置による電力によって 動作するコンピュータ負荷と、が備えられている。

【0035】従って、本発明に係るコンピュータによれば、電力変換効率特性が異なる複数の電源回路を備える

と共に、該核数の電流回路のうちの、電力の消費状態、 又は電力消費量に応じた電力変換効率の高い1つの電源 回路から電源田力が得られるようにしているので、軽負 荷状態から重負荷状態に至るまで高効率とすることがで き、従って消費電力を少なくすることができる。 【0036】

【発明の実施の形態】以下、図面を参照して未発明の実施の形態を詳細に説明する。なお、本発明は、電力変換効率特性が泉なる複数の電振回路を有する電解装度、及び該電源装置を備えたコンピュータに関するものであるが、説明を簡単化するために、未実施の形態では上記電級回路が 2回の場を参例に関サる。

【0037】 (第1実施形態) 図1には、本発明に係る 電源装置を備えた典型的なパーソナル・コンピュータ (PC) から成るコンピュータシステム10のハードウ ェア構成がサプシステム毎に模式的に示されている。本 発明を適用したPCの一例は、OADG (PC Open Arch itecture Developer's Group) 仕様に準拠し、オペレー ティングシステム (OS) として米マイクロソフト社の "Windows 98又はNT"又は米1BM社の"O S/2"を搭載したノートプック型のPC12 (図2参 間) である。以下、コンピュータシステム10の各部に ついて説明する。

【0038】コンピュータシステム10全体の頭脳であるCPU14は、OSの前御下で、各種プログラムを実行する。CPU14は、例えば米インテルと関のCPUチップ "Pentium"、"MMXテクノロジPentium"、"Pentium Pro"や、AMD社等の他社製のCPUでも良い、IBM社製の *PowerPC"でも良い。CPU14は、頻繁にアクセスするごく限られたコードやデータを一時格納することで、メインメモリ16への総アクセス時間を短縮するための高速動作メモリであるL2(レベル2)ーキャッシュを含んで構成されている。L2ーキャップで構成され、一般にSRAM(スタティックRAM)チップで構成され、この能像多量は耐えば512kB又はそれ以上である。

【0039】CPU14は、自身の外部ピンに直轄されたプロセッサ直轄バスとしてのFS(FrontSide)パス 18、高速の1/〇装置用パスとしてのFC1(Periph eralConponent Interconnect)パス20、及び低速のI / 〇装置用パスとしてのISA(Industry Standard れ chitecture)パス22という3階圏のパスを介して、後 途の各ハードウェア構成要素と相互接続されている。

【0040】FSB18とPCIパス20は、一般にメモリ/PCI削削チップと呼ばれるCPUプリッジ(ホストーPCIブリッジ)24によって連絡されている。本実施形態のCPUブリッジ24は、メインメモリ16へのアクセス動作を削削するためのメモリコントローラ、機能や、FSB18とPCIパス20の間のデータ転送速度の差を受敗するためのデータパッフフ等を含んだ樽

成となっており、例えばインテル社製の440BX等を 用いることができる。

【0041】メインメモリ16は、CPU14の実行プログラムの読み込み領域として、或いは実行プログラムの処理データを書き込む作業領域として利用される書き込み可能メモリである。メインメモリ16は、一般には複数個のDRAM(ダイナミックRAM)チップで構成され、例えば2MBを標準値し256Mまで増設可能である。近年では、更に高速化の要求に応えるべく、DRAMは高速ページDRAM、EDO DRAM、・ンクロナスDRAM、EDO DRAM、・ベーストEDO DRAM、RDRAM等へと変遷している。

【0042】なお、ここでいう実行プログラムには、Windows98等のOS、周辺機器類をハードウェア機作するための各種デバイスドライバ、特定業務に向けられたアプリケーションプログラムや、フラッシュROM72に格納されたBIOS (Basic Input/Output System:キーボードやフロッピーディスクドライブ等の各ハードウェアの入出力機作を削削するためのプログラム)等のファームウェアが含まれる。

[0043] PCIバス20は、比較的高速なデータ伝送が可能なタイプのパス (例えばバス幅32/64ビット、最大動作用波数33/66/100MHx、最大データ転送速度132/264MBps)であり、カードバスコントローラ30のような比較的高速で駆動するPCIデバイス対象にれた接受もれる。なお、PCIアーキテクチャは、米インテル社の機鳴に端を発したものであり、いわゆるPnP (プラグ・アンド・プレイ) 機能を実現している。

(0044) ビデオサブシステム26は、ビデオに闘連 する機能を実現するためのサブシステムであり、CPU 14からの推画命令を実際に処理し、処理した推画情報 をビデオメキリ (VRAM) に一旦書き込むと共に、V RAMから推画情報を読み出して液晶ディスプレイ(L CD) 28 (図2参照)に推画データとして出力するビ デオコントローラを含む。また、ビデオコントローラ は、付設されたデジタルーアナログ変換器 (DAC) に よってデジタルのビデオ信号をアナログのビデオ信号へ 変換することができる。アナログのビデオ信号付、信号 線を介してCRTボート(図示省等)、の出力される。

【0045】また、PCIパス20にはカードパスコントローラ30、オーディオサブシステム32、ドッキングステン30、オーディオサブシステム32、ドッキングステンションインタフェース (Dock 1/F) 3 4及びミニPCIスロット36が各々接続されている。カードパスコントローラ30は、PCIパス20のパスースコネクタ (カードパス)に直結させるための専用コントローラである。カードパススロット38には、例えばPC12本体の壁面に配接され、PCMCIA (Personal Computer Memory Association) / JEIDA (Ja

pan ElectronicIndustry Development Association) が 策定した仕様 (例えば "PC Card Standard 95") に準 拠したPCカード40が装填される。

【0046】Dock 1/F34は、PC12とドゥキングステーション (図示省略) を接続するためのハードウェアであり、PC12がドッキングステーションに セットされると、ドッキングステーションの内部パスが Dock 1/F34に接続され、ドッキングステーションの内部パスに接続された各種のハードウェア構造が かっと 1/F34たりしてPC1/X22に接続される。また、ミニPC1スロット36には、例えば コンピューダンステム10をネットワーク (例えばLAN) に接続するためのネットワークアダプタ42が接続される。

【0047] PCIバス20とISAバス22は1/O ブリッジ44によって相互に接続されている。 1/Oブ リッジ44は、PCIバス20とISAバス22とのブ リッジ機能、DMAコントローラ機能、プログラマブル 割り込みコントローラ (PIC) 機能、及びプログラマ ブル・インターバル・タイマ (PIT) 機能、IDE (Integrated Drive Electronics) インクフェース機 能、USB (Universal Serial Bus) 機能、SMB (Sy

stem Management Bus) インタフェース機能を備えていると共に、リアルタイムクロック (RTC) を内藤しており、例えばインテル社製のPIIX4というデバイス(コアチップ)を用いることができる。

【0048】 なお、DMAコントローラ機能は、周辺機 器 (たとえばFDD) とメインメモリ16をの間のデー 今転送をCPU14の介在なしに実行するための機能で ある。またPIC機能は、周辺機器からの割り込み要求 (IRQ) に応答して所定のプログラム (割り込みハン ドラ) を実行させる機能である。また、PIT機能はタ イマ信号を所定周別で発生させる機能であり、その発生 周期はプログラマブルである。

【0049】また、IDEインタフェース機能によって 実現されるIDEインタフェースには、IDEハードディスクドライブ(HDD) 46が接続される他、IDE

CD-ROMドライブ48がATAPI (AT Attachment Packet Interface) 接続される。また、IDE CD-ROMドライブ48の代わりに、DVD (Digital Video DiscXはDigital Versatile Disc) ドライブのような他のタイプのIDE装置が接続されていても良い、HDD46やCD-ROMドライブ48等の外部記憶装度は、例えばPC12本体内の「メディアイ」又は「デバイスベイ」と呼ばれる収納場所に格納される。こ

コアハイスペイ」と呼ばれる収射場所に格割される。これら標準装備された外部記憶装置は、FDDやバッテリバックのような他の機器類と交換可能かつ排他的に取り付けられる場合もある。

【0050】また、I/Oプリッジ44にはUSBポートが設けられており、このUSBポートは、例えばPC

12本体の壁面等に設けられたUSBコネクク50と接続されている。USBは、電源投入のまま新しい周辺機器 (USBデバイス)を抜き差しする機能 (はット・プラギン/機能) や、新たビ板続された周辺機器を自動窓 (プラグアンドプレイ機能) をサポートしている。1つのUSBボートに対して、様大63個のUSBデバイスをディジーチェーン接続することができる。USBデバイスへスの例は、キーボード、マウス、ジョイスティック、

10

ブレットなど様々である。
[0051] 更に、I/Oプリッジ44にはSMバスを
介してEEPROM94が顕統されている。EEPRO
M94はユーザによって登録されたパスワードやスーパ
ーバイザーパスワード、製品シリアル番号等の情報を保 持するためのメモリであり、不輝発性で記憶内容を電気

的に書き替え可能とされている。

スキャナ、プリンタ、モデム、ディスプレイモニタ、タ

【0052】また、1/Oブリッジ44は電源部54に接続されている。電源部54社AC/DCコンパータ6 2、パッテリ64を充電するための充電器、及びコンピュータンステム10で使用まれる5V、3、3V等の直流定電圧を生成するDC/DCコンパータ66等の回路を備えている。DC/DCコンパータ66が本発明の電振装置に相当する。

【0053】一方、I/Oブリッジ44を構成するコア チップの内部には、コンピュータシステム10の電源状 能を管理するための内部レジスタと、該内部レジスタの 操作を含むコンピュータシステム10の電源状態の管理 を行うロジック (ステートマシーン) が設けられてい る。

【0054】上記ロジックは電源部54との間で各種の信号を送受し、この信号の送受により、電源部54から コンピュータシステム10〜の実際の給電状態を認識 し、電源部54は上記ロジックから均滞に応じてコン ピュータシステム10〜の電力能給を増加する。

【0055】ISAバス22はPCIバス20よりもデータ転送速度が低いバスであり(例えばバス幅16ピット、最大データ転送速度4MBps)、Super I /のコントローラ70、EEPROM等から成るフラッシュROM72、CMOS74、ゲートアレイロジック76に接触されたエンベデッドコントローラのような比較的低速で動作する周辺機器類(何れも図示省略)を接続するのに加いるな、キーボード/マウスコントローラのような比較的低速で動作する周辺機器類(何れも図示省略)を接続するのに用いられた

【0056】Super I/Oコントローラ70には 1/Oポート78が接続されている。Super I/ Oコントローラ70は、フロッピーディスクドライブ (FDD) の駆動、パラレル・ボートを介したパラレル データの入出力 (PIO)、シリアル・ボートを介し たシリアル・データの入出力 (SIO) を制御する。 [0057] フラッシュROM72は、BIOS等のプログラムを保持するためのメモリであり、不得発性で配性内容を成めに書き替え可能とされている。また、CMOS74は得発性の半導体メモリがバックアップ電源に接続されて構成されており、不揮発性でかつ高速の記憶年段として機能する。

【0058】エンペデッドコントローラ80は、図示しないキーボードのコントロールを行うと共に、ゲートアレイロジック76と協働して電源管理機能の一部を担う。

【0059】 杯に、図3を郵風して、DC/DCコンパータ66の構成を説明する。同図に示すように、DC/DCコンパータ66には本展明の電源回路としての直列型電源回路100及びスイッチング型電源回路100次の場合としての直列型電路100次のでは、本実施の形態に係る直列型電源回路100次のでは、大変施の形態に係る直列型電源の路100次のでは、100

【0060】 直列型電源回路100は、図示しない電源 に接続されて直流電圧+3.3 Vが印加をれるとまに グランドに接続されている。直列型電源回路100に は、イネーブル場子 (-EN) が備えられており、該イ ネーブル場子がアクティブ (ここでは、ロー・レベル) のときに規定の電圧値(ここでは、+2.5 V) の直流 電圧を出力する状態とされ、イン・アクティブ (ここで は、ハイ・レベル) のときに電圧を出力しない状態、す なわち直列型電源回路自身が殆ど電力を消費しないスタ シバイ状態とされるように構成されている。

【0061】本第1実施形態に係るDC/DCコンパー タ66では、直列型電源回路100のイネーブル端子 に、コンピュータシステム10がサスペンド状態のと き、すなわち軽負荷時にアクティブ(ここでは、ハイ・ レベル)となり、サスペンド状態ではないとき、すなわ ち重負荷時にイン・アクティブ (ここでは、ロー・レベ ル)となる信号であるスタンパイ信号Sが入力端子10 9及びインバータ120を介して入力されるように構成 されている。従って、直列型電源回路100は、サスペ ンド状態のときに上記規定の電圧値の直流電圧を出力す る状態とされ、サスペンド状態でないときには電圧を出 力しないスタンパイ状態とされるように構成されてい る。なお、本実施形態では、サスペンド状態時にはDC /DCコンパータ66の出力電流が20mA以下とな り、サスペンド状態でないときには出力電流が20mA を越える状態となる。スタンパイ信号Sが本発明の制御 信号に相当する。

【0062】一方、スイッチング型電源回路102に

12

は、トランジスタ104が個えられており、トランジス タ104のエミッタは上配図示しない電源に接続されて 直流電圧+3、3 Vが印加されると共に、他方の端子が グランドに接続されたコンデンサ106の一方の端子に 接続されている。ここで、上記コンデンサ106は、ス ス・チング型電弧回路102の入力コンデンサであり、 ノイズやEMI(Electromagnetic Interference:電磁 波障割の低減及び電力変換効率の向上を目的として設 けている。

【0063】また、トランジスタ104のペースは、電 調電圧VCCが印加されるように構成されていると共に グランドに接続されたPWMコントローラ108のPW M (Pulse Width Modulation: バルス幅変調) 信号を出 カする出力端子に接続されている。

【0064】一方、トランジスタ104のコレクタは、フライホイールダイオード112とコンデンサ114と が r型に接続されたインダクタ110の一方の端子(フライホイールダイオード112が接続されている側の端子) に接続されている。

【0065】PWMコントローラ108にはイネーブル 備子 (-EN) が備えられており、該イネーブル端子が イン・アクティブ (ここでは、ハイ・レベル) のときに PWM信号を出力しない状態とされ、アクティブ (ここ では、ロー・レベル) のときに所定のPWM信号を出力 する。

【0066】本第1実施形態に係るDC/DCコンパー 夕66では、PWMコントローラ108のイネーブル地 チにスタンパイ信号Sが直接入力されるように構成され ている。従って、スイッチング型電源回路102は、サ スペンド状態でないときに規定の電圧値(ここでは、+ 2.5い)の直流電圧を出力する状態とされ、サスペンド 状態のときには電圧を出力しないスタンパイ状態とさ れるように構成されている。

【0067】更に、直列型電源回路100及びスイッチング型電源回路1020名をの出力増は互い定接終され、本DC/DCコンパータ66の直流電圧+2.5Vを出力する出力増を構成している。なお、入力爆子109が本発明の入力手段に、入力端子109から各電源回路のイネーブル端子に至る配線及びインパータ120が含まれた切換回路116が本発明の切換手段及び作動手段に、各本相当する。

[0068] 広お、コンピュータシステム10を構成するためには、図1に示した以外にも多くの電気回路が必要である。但し、これらは当業者には関かてあり、また、本発明の要盲を構成するものではないので、本明細書中では限明を省略する。また、図面の錯綜を回避するため、図中の各ハードウェアプロック間の接続も一部しか図示していないことを付配しておく。

【0069】次に、本実施の形態の作用として、DC/ DCコンパータ66の動作について説明する。まず、サ スペンド状態である場合の動作について説明する。

[0070] この場合、スタンパイ信号Sはハイ・レベルとなっているので、直列型電源回路100のイネーブル増子はロー・レベルとされ、従って直列型電源回路100からは上記規定の電圧値の電圧が出力される。

【0071】一方、このとき、スイッチング型電源回路 102におけるPWMコントローラ108のイネープ 端子はハイ・レベルとされるので、PWMコントローラ 108からはPWM信号が出力されず、従って、トラン ジスタ104はオフ状態で無許されるので、スイッチン グ電線回路102からは電が出力されない。

【0072】 次に、サスペンド状態ではない場合の動作 について説明する。この場合、スタンパイ信号 Sはロー ・レベルとなっているので、直列型電源回路 100のイ ネーブル端子はハイ・レベルとされ、従って直列型電源 回路 100からは電圧が出力されない。

【0073】一方、このとき、スイッチング型電源回路 02におけるPWMコントローラ108のイネーブル 増子はロー・レベルとされるので、PWMコントローラ 108からほ所定デューティのPWM信号が出力され、 後つて、ラランスタ1041日をWM信号に応じてオン /オフが繰り返される状態とされるので、スイッチング 型電源回路 102からは上記規定の電圧値の電圧が出力 れる。

【0074】上途したように、スタンパイ信号Sがハイ・レベルであるときは軽負者のときであり、スタンパイ信号Sがローレベルであるときは主負者のときであって、上途したサスペンド状態であるときとサスペンド状態ではないときのDC/DCコンパータ66の動作状態になって、軽負荷時には直列型電源回路100が動作状態になると共にスイッチング型電源回路102が非動作状態になると共にスイッチング型電源回路102が非動作状態になると共にスイッチング型電源回路102が動作状態になると共にスイッチング型電源回路102が動作状態になると共にスイッチング型電源回路102が動作状態になると共にスイッチング型電源回路102が動作状態になると共にスイッチング型電源回路102が動作状態になると共にスイッチング型電源回路102が動作状態になると共にスイッチング型電源回路102が動作状態になると共にスイッチング型電源回路102があります。

【0075】関4には、本第1実施形態に係るDC/DCコンパータ66の負荷の重き(出力電流の大きさ)に 対する電力変換効率を示すグラフが示されている。同図 に示すように、DC/DCコンパータ66では、出力電 流が20mA以下の領域では底列型電源回路100が動 作状態となっているので70%前後の電力変換効率を得 ることができ、20mAを組みる領域ではスイッチング 型電源回路102が動件状態となっているので出力電流 が増加するに従って電力変換効率が軽負荷動の電力変換 効率から徐々に上昇して80数%程度に達する高効率を 実現することができる。

【0076】このように、本第1実施形態に係る電源装置としてのDC/DCコンバータ66では、入力電圧を 予め定めた所定電圧へ変換するときの電力変換効率特性 が異なる2つの電源回路(スイッチング型電源回路及び 直列型電源回路)を備えると共に、数2つの電源回路の 4

うち、スタンパイ信号の状態に応じて電力変換効率の高い方の電源回路から電源出力が得られるようにしているので、軽負荷状態から重負荷状態に至るまで高効率とすることができる。

【0077】実際のコンピュータ・システム (ノートブック型PC) におけるサイベンド状態での本実施形態の数果は灰のようになる。なお、ここでは、ノードブック型PCのサスペンド状態における消費電力を100mWとし、パッテリ64が調充電状態であるときにサスペンド状態にした場合、パッテリ64の容量に基づいて2週間、この状態を維持することができるものとする。更に、DC/DCコンパータ66の+2.5 V出力は、洋費電流が5mAであるものとして、消費電流が5mAであるものとする。また、出力電流が5mAであるとをのスイッチング型電源回路102の電力変換効率が40%であるものとする。また、出力電流が5mAであるとをのスイッチング型電源回路102の電力変換効率が40%であるりのとする。また、出力電流が5mAであるとをのスイッチング型電源回路100の電力変換効率が40%であるものとする。また、出力電流が5mAであるとをのスイッチング型電源回路100の電力変換効率が40%であるかのとする。

- (1) スイッチング型電源回路で+2.5 Vを出力する 場合(従来技術の場合)
- ・サスペンド状態時のシステム全体の消費電力: 100 mW(前提条件)
- ・このときの、+2、5V出力のスイッチング型電源回路による全電力(電力変換効率40%):2、5V×5mA/0、4=31、25mW
- ・バッテリで保持することができる期間:14日(前提 各件)
- (2) 本実施形態の場合
- ・+2、5V出力の直列型電源回路による全電力(電力 変換効率70%):2.5V×5mA/0.7=17. 86mW
- ・サスペンド状態時のシステム全体の消費電力:100 mW-(31,25mW-17,86mW)=86.61mW
- ・バッテリで保持することができる期間:100mW× 14(日)/86.61mW=16.16日
- 従って、この場合には、本実施の形態に係るDC/DC コンパータは、パッテリ動作時のサスペンド状態を従来 技術に比較して2日以上延ばすことができる。
- [00078]また、本第1実施売館に係るDC/DCコ ハバータ66では、2つの電源回路が同時に作動することがないので、各電源回路の出力精度をDC/DCコン バータ66全体としての出力精度と略同一とすることが でき、この結果として低コストに高精度とすることができ、この結果として低コストに高精度とすることができる。
- 【0079】更に、本第1実施形態に係るコンピュータ・システム10では、軽負荷状態に重るまで高効率なDC/DCコンパータを用いているので、消費電力を少なくすることができる。
- 【0080】〔第2実施形態〕上記第1実施形態では、 直列型電源回路100とスイッチング型電源回路102

とをスタンパイ信号Sの状態に応じて切り換える場合の 一形態について説明したが、本第2実施形態では、電力 消費量を検出するための回路をDC/DCコンパータの 入力側に備えると共に、検出された電力消費費に基づい て各電源回路を切り換える場合の一形態について説明す る。なお、本第2実施形態に係るDC/DCコンパータ 以外の構成は上記第1実施形態(図1及び図2参照)と 同様であるので、ここでの説明よる略する。

【0081】まず、図5を参照して、本第2実施形態に 係る電類装置としてのDC/DCコンパータ66'の構 成を説明する。なお、図5の図3と同様の部分について は図3と同一の符号を付して、その説明を省略する。 【0082】図5に示すように、本第2実施形態に係る DC/DCコンパータ66'は、上記第1実施形態に係る DC/DCコンパータ66'は、上記第1実施形態に係信 号多が使用されておらず、電流センス・アング122、 コンパータ124、抵抗RS、R1及びR2等を含ん で構成された検出回路140が使用されている点のみが 相違している。

【0083】 すなわち、DC/DCコンパータ66'では、各電源回路のソースを流れる電流の大きさを検出するための抵抗れるが、直列型電源回路100及びスイッチング型電板回路1002へ直流地圧+3、3Vの印かを行うための配験上に設けられいる。また、抵抗RSの両端子は10として構成されており、電流センス・アンブ122の入り端子に接続されており、電流センス・アンブ122の川均端十二コンパータ124円入場といいとのより24円の場合が、対して接続されており、を成している電流をフェースでは、地方の端子がグランドに接続された抵抗R1の一方の端子に接続されている。

【0084】一方、コンパレータ124の+入力端子 (非反転入力端)には直流の基準電圧 Vrefが印加され たもり、コンパレータ124の日力場等は、他方の端子 に直流の+5 Vが印加された抵抗R2の一方の端子に接 続されると来に、2つに分岐して、一方がインパータ1 20全分して直列型電源回路100のイネープル端子 に、他方が直接スイッチング型電源回路102における PWMコントローラ108のイネーブル端子に接続され いた

[0085] すなわら、本第2実施形態に係るDC/D Cコンパータ66 では、各電源回路のソースを洗れる 電流の大きさが負荷電流の大きさにほぼ比例することに 着目して、各電源回路のソースを洗れる電流の大きさに にじて直列型電源回路100及びイイッチング型電源回 路102の何れか一方を選択的に動作させることによって、負債の重さに応じた動作を行うものである。検出回 路140が本景門の検出手段に、核出回路140の出力 端子(コンパレータ124の出力端子)から各電源回路 のイネーブル端子に至る配換及びインパータ120が合 まれた労権回路116が本界回りの場本度及び作動手段 16

に、各々相当する。

【0086】次に、本第2実施形態の作用として、DC /DCコンパータ66'の動作について説明する。

【0087】まず、電流センス・アンブ122によって 全電源回路のソースを流れる電流が抵抗R5を流れる電 流として検出されると共に、検出された電流が抵抗R1 の両端子間の電圧に変換される。この電圧が、コンパレータ124によって基準電圧Vref(例えば、1.5 V)と比較され、基準電圧Vrefより大きな場合はコン パレータ124の出力端子がロー・レベルとされ、基準 電圧Vrefよりかこな場合にはコンパレータ124の出

力端子がハイ・レベルとされる。
【0088】従って、抵抗RSを流れる程流(負荷電流
の大きさに比例した大きの電流)が所定値より大きな
ときはコンパレータ124の出力端子はロー・レベルと
なってスイッチング型電弧回路102を動作地能にする。
と共に真砂型強減回路102を動作地能にする。一

こまたに対生をが出る電流が所定値より小さなときには コンパレータ124の出力端子はハイ・レベルとなって 直列型電源回路100を動作状態にすると共にスイッチ ング型電源回路102を非動作状態にする。

【0089】すなわち、上述した動作によって、軽負荷 時には直列型電源回路100が動作状態になると共にス イッチング型電源回路102が非動作状態になり、重負 荷時には直列型電源回路100が非動作状態になり。 にスイッチング型電源回路102が動作状態になると共 にスイッチング型電源回路102が動作状態になる。

【0090】 従って、基準電圧 Vrefの値は、抵抗RS を流れる電流の値が直列型電源回路 100を動作状態か りま動作状態に移行させると共に、スイッチング型電源 回路 102を非動作状態から動作状態に移行させたい所 望の負荷電流の値(本実施形態では20mA)に対応す る値となったときにコンパレータ124の一入り端子 印加される電圧の値となるように予め設定しておく。

[0091] このように、本第2実施形態に保る電源装置としてのDC/DCコンペータ66'では、入力電圧を予め速めた形で電圧へ緊急するときの電力条勢効率特性が異なる2つの電源回路(スイッチング型電源回路及び直列型電源回路)を備えると共に、該2つの電源回路のうち、電力消費量に応じて超力変換効率あたりの電源回路から電源出力が得られるようにしているので、経角質状態が重負荷状態に至るまで高効率とすることができる。

【0092】また、本第2実施形態に係るDC/DCコンパータ66°では、2つの電源回路が同時に作動するとがないので、各電源回路の出力精度を電源装置全体としての出力精度と略同しせすることができる。

【0093】また、本第2実施形態に係るDC/DCコンパータ66'では、2つの電源回路に入力される電力 量に基づいて電力消費量を検出しているので、DC/D Cコンバータ66'の出力精度を向上することができ **あ**.

.

> 【0094】更に、本第2実施形態に係るコンピュータ ・システム10では、軽負荷状態から重負荷状態に至る まで高効率なDC/DCコンパータを用いているので、 消費電力を少なくすることができる。

> 【0095】なお、上記各実施形態では、各電源回路の 動作状態が切り換わる際の出力電力の瞬断については言 及しなかったが、実際には、この切り換わりの際に瞬断 が発生してしまう場合がある。この瞬断の発生を防止す るためには、一例として図6に示すような回路構成をと ればよい。

【0096】第1実施形態に係るDC/DCコンバータ 6 6 ではスタンパイ信号Sが2つに分岐されて、一方が インパータ120を介して直列型電源同路100のイネ ーブル端子に入力されると共に、他方がPWMコントロ ーラ108のイネーブル端子に直接入力されている。ま た、第2実施形態に係るDC/DCコンバータ66°で はコンパレータ124の出力信号が2つに分岐されて、 一方がインパータ120を介して直列型電源回路100 のイネーブル端子に入力されると共に、他方がPWMコ ントローラ108のイネーブル端子に直接入力されてい る。このような構成において、図6に示す構成では、イ ンパータ120の出力端子と直列型電源回路100のイ ネーブル端子との間に、抵抗R3及びダイオードD1の 直列回路にコンデンサC1及び抵抗R4が並列接続され て構成された保持回路130が設けられると共に、同様 の構成とされた保持回路130がスタンバイ信号S又は コンパレータ124の出力信号の分岐点とPWMコント ローラ108のイネーブル端子との間に設けられてい る。保持回路130が本発明の保持手段に相当する。 【0097】このような構成にすることによって、各電 源回路の動作切り権え時における各電源回路のイネーブ ル端子への印加電圧は、一例として図7に示すように、 各電源回路の動作/非動作が切り換わるタイミングで共 にオン状態 (動作状態) となる期間を存在させることが でき、出力電圧を瞬断させることがない。なお、各電源 回路が共にオン状態となっている期間では、出力電圧が 高い方の電源回路から負荷に対して電力が供給される。 【0098】また、上記各実施形態では、DC/DCコ ンパータをディスクリート部品によって構成した場合に ついて説明したが、本発明はこれに限定されるものでは なく、例えば、直列型電源回路とスイッチング型電源回 路との各電源回路を1つのICとして構成する形態とす ることもできる。この場合は、DC/DCコンパータの 占有而積を小さくすることができると共に、DC/DC コンパータの動作を安定化することができる。 【0099】また、上記各実施形態では、スイッチング

型電源回路102におけるスイッチング素子としてパイ ポーラ・トランジスタを適用した場合について説明した 50 概略構成を示すプロック図 (一部回路図) である。

が、本発明はこれに限定されるものではなく、例えば、 MOS電界効果トランジスタを適用する形態とすること もできる。

【0100】更に、上記各実施形態では、本発明の複数 の電源回路として、直列型電源回路100及びスイッチ ング型電源回路102の2つの電源回路のみを適用した 場合について説明したが、本発明はこれに限定されるも のではなく、直列型電源回路100及びスイッチング型 電源回路102以外の電源回路を更に備えて、負荷の重 さに応じた電源回路を選択的に使用する形態とすること ちできる。

[0101]

【発明の効果】以上説明したように本発明に係る第1の 電源装置によれば、入力電圧を予め定めた所定電圧へ変 換するときの電力変換効率特性が異なる複数の電源回路 を備えると共に、該複数の電源回路のうちの、制御信号 の状態に応じた電力変換効率の高い1つの電源回路から 電源出力が得られるようにしているので、軽負荷状態か ら重負荷状態に至るまで高効率とすることができると共 に、複数の電源回路が同時に作動することがないので、 各電源回路の出力精度を電源装置全体としての出力精度 と略同一とすることができ、この結果として低コストに 高精度とすることができる、という優れた効果を有す

【0102】また、本発明に係る第2の電源装置によれ は、入力電圧を予め定めた所定電圧へ変換するときの電 力変換効率特性が異なる複数の電源回路を備えると共 に、該複数の電源回路のうちの、電力消費量に応じた電 力変換効率の高い1つの電源回路から電源出力が得られ るようにしているので、軽負荷状態から重負荷状態に至 るまで高効率とすることができると共に、複数の電源回 路が同時に作動することがないので、各電源回路の出力 精度を電源装置全体としての出力精度と略同一とするこ とができ、この結果として低コストに高精度とすること ができる、という優れた効果を有する。

【0103】更に、本発明に係るコンピュータによれ ば、電力変換効率特性が異なる複数の電源回路を備える と共に、該複数の電源回路のうちの、電力の消費状態、 又は電力消費量に応じた電力変換効率の高い1つの電源 回路から電源出力が得られるようにしているので、軽負 荷状態から重負荷状態に至るまで高効率とすることがで き、従って消費電力を少なくすることができる、という 優れた効果を有する。

【図面の簡単な説明】

【図1】 実施の形態に係るコンピュータシステムの概 略構成を示すプロック図である。

【図2】 ノートブック型PCの外観を示す斜視図であ

【図3】 第1実施形態に係るDC/DCコンパータの

19

【図4】 第1実施形態に係るDC/DCコンパータの 効果の説明に供する図であり、DC/DCコンパータの 出力電流と電力変換効率との関係を示すグラフである。 【図5】 第2実施形態に係るDC/DCコンパータの

機略構成を示すブロック図 (一部回路図) である。 【図6】 第1、第2実施形態に係るDC/DCコンバータの変形例の概略構成を示すブロック図 (一部回路

図)である。

【図7】 図6に示した構成のDC/DCコンパータの 効果の説明に供する波形図である。

【図8】 従来技術の問題点の説明に供する図であり、 (A) はスイッチング型電販回路の電力変換効率特性の 一例を示すグラフ、(B) は直列型電源回路の電力変換 効率特性の一例を示すグラフである。 【符号の説明】

10 コンピュータシステム

62 AC/DCコンパータ

64 パッテリ

66、66' DC/DCコンバータ (電源装置)

76 ゲートアレイロジック

80 エンベデッドコントローラ

100 直列型電源回路(電源回路、軽負荷用電源回

B) 但列型電源回路(電源 路)

102 スイッチング型電源回路(電源回路、重負荷 用電源回路)

104 トランジスタ

108 PWMコントローラ

109 入力端子(入力手段)


116 切換回路(切換手段、作動手段)

130 保持回路(保持手段) 140 検出回路(検出手段)

140 模山四路(模田手段) S スタンパイ信号(制御信号)

Fo


[図1]




[図4]



[図3]





23

フロントページの統き

F ターム(参考) 5H730 AA14 AS01 AS05 AS19 AS23 BB13 BB57 BB82 DD02 DD26 EE43 FD41 FG05 FG17 FG23 XC20